6月5日，一家深圳光芯片公司收到了一台新设备。它来自一家国产设备厂商璞璘科技，体积不小，但处理的是纳米级的图案。全程不使用DUV光刻机，单片成本号称是传统方案的十分之一。这不是图纸，也不是样机测试。客户付了钱，收了货，准备替换产线上本应存在的那台进口光刻机。

纳米压印光刻的原理用一句话就能说清楚：不投射光线，直接压印。把电路图案刻在一块模板上，像盖章一样压到晶圆上，图案就完成了转移。听起来简单，但这项技术的产业化推进速度，远比人们在PPT里看到的要慢得多。

纳米压印诞生于1995年，由华裔科学家周郁在普林斯顿大学首次提出。三十年来，行业主流始终围绕它做减法，觉得它总差了最后一步：套刻精度不如光刻，模板容易坏，污染物防不住。储存在实验室里的样机和论文，始终变不成产线上稳定运转的设备。

如果只是门槛高，倒也罢了。更麻烦的是，在很长一段时间里它根本找不到自己的位置。先进逻辑芯片需要几十层套刻，每一层都对准上一层的纳米级坐标，纳米压印的物理接触式对准，天然达不到EUV那种光学对准的精度。

存储芯片倒是更宽容，套刻要求没那么严苛，而且3D NAND的垂直堆叠结构天然适合压印，但即便如此，此前也仅限于三星等少数厂家的内部验证。据赛迪顾问报告，三星电子早在2020年就将纳米压印技术应用于176层3D NAND闪存的量产。

主流产线为什么不愿大规模采用？归根结底一个原因：换技术路线这件事，从来不是技术对比，而是风险评估。光刻路线虽然贵，但我知道问题出在哪，知道找谁修。纳米压印呢？谁负责？

真正的纳米压印在市场预期层面被重新评估的，是佳能的FPA-1200NZ2C设备。该机型同机台套刻精度m+3σ已做到1.8nm，综合成本比EUV降低43%至59%。更具指标意义的是，佳能将AI目标检测算法应用到NIL后缺陷自动检测中，实现全晶圆100%检测，单晶圆检测时间从80小时压缩到1小时，漏检率从3%降至0.7%，这项功能已正式用在了量产产线的质检环节。

至此，佳能NIL正式进入高量产阶段。SK海力士引进了该设备用于3D NAND闪存量产的测试与研发，美光科技也表示计划率先支持佳能的纳米印刷技术，用来降低生产DRAM的单层成本。存储芯片领域的可行性，已经走完了主流大厂的验证。

但即便如此，在手机处理器这类逻辑芯片领域，纳米压印目前还难以叩开大门。一台CPU需要几十层曝光和套刻，一个纳米级的错位就足以报废整颗芯片。纳米压印的接触式过程，稍有不慎就会引入颗粒缺陷，逻辑芯片对缺陷的敏感度又比存储芯片高一个数量级，因为存储芯片里的冗余设计可以容忍一定比例的有缺陷存储单元。所以纳米压印目前在先进逻辑芯片领域更多的是一个期待——而不是一个已经发生的现实。

真正将纳米压印推向赛道的另一股力量，是日本正在进行的产业布局。

在日本，纳米压印被定位为后EUV时代的补充技术。众所周知，日本在光学光刻领域曾经是全球霸主，尼康和佳能一度拿下全球过半份额，后来被ASML凭借浸没式光刻和EUV路线彻底甩开。佳能这些年选择纳米压印作为反攻路线，背后的地缘产业逻辑不言而喻。另一家日本巨头大日本印刷（DNP）则扮演了关键角色。DNP宣布成功开发出电路线宽仅10nm的纳米压印光刻模板，可用于相当于1.4纳米等级的逻辑半导体电路图形化。

整个模板使用双重图形化等技术制作，此前这套方案无法支持2纳米以下的先进制程，DNP通过优化材料筛选和调整制程设置突破了瓶颈。他们计划在2027年实现量产，目标在2030财年将纳米压印相关业务的营收提升至40亿日元。佳能也从2024年开始向英特尔参与得克萨斯州电子研究所首次提供纳米压印装置。这实际上是在美国的技术本土化生态中提前占位。

当然，日本方面还需要面对一个无法回避的变量：出口管制。日本政府自2023年起陆续出台半导体设备出口管制措施，2026年3月又进一步将管控品类从23类扩充到37类，涵盖光刻机、薄膜沉积设备、刻蚀设备等关键环节。虽然目前纳米压印设备尚未被单独列入最严管控清单，但谁能保证它在不被盯上的行列里长期保持隐身状态？这也解释了为什么国内产业必须走自己的路。

回到力策科技接收璞璘科技设备这件事。它真正的意义未必是某项指标多漂亮，而是——这个事件第一次在国内实实在在回答了“纳米压印能替代DUV吗”这个问题。不是靠推测，不是靠行业报告里的预判，而是在一条真实的光芯片产线上，用一批交付出货的晶圆来回答的。真正让这件事从“新闻”变成“节点”的，是它的经济账跑通了。将单片制造成本压到DUV的十分之一，这不是实验室理想条件下的理论极限，而是量产条件下的现实数据。

不过，经济账跑通不等于技术路线的所有障碍都消除了。纳米压印在产线推广中真正的考验，往往不在物理指标的漂亮，而在工艺链条的整体稳定性。模具寿命始终是最大的隐形天花板。纳米压印是1:1接触式复制，模板上哪怕只有20nm的缺陷，转移到晶圆上就是20nm的缺陷——而不是光学光刻系统4:1缩小的5nm等效缺陷。每次压印都会对模板造成物理磨损，配合材料配方的匹配度影响残胶残留情况，导致模板老化速度难以建立可预测的寿命模型。

在DUV光刻线上，我可以预测一片Mask用多久需要更换；在纳米压印线上，模具寿命至今仍然是一个需要工艺工程师反复试错的经验值。这种不确定性在批量生产中是非常致命的。一旦某个批次的模板寿命提前耗尽，影响的不是几片晶圆，而是整批次生产计划和交付节点。

所以，纳米压印目前表现最稳的领域，恰恰是残胶容忍度更高、套刻复杂度更低的应用场景，比如光芯片、传感芯片和AR/VR衍射光波导领域。在这些领域，工艺层数通常不超过十层，甚至只有三四层，物理接触带来的累积误差风险远低于几十层叠加的逻辑芯片。

这正是国内玩家们的机会所在。而且有意思的是，国内市场已经开始在这个链条的不同位置上生长出各自的分工格局。

璞璘科技采取的是全链条布局。它同时掌握气压式、辊压式和步进式三种核心压印工艺，并自主研发了配套的压印胶材料体系。从设备交付到工艺参数调试再到材料适配，客户基本上可以拿到一个相对完整的解决方案，而不是买完设备发现自己还得再花两年摸索模具怎么配、胶怎么调。

2025年8月，璞璘率先交付了中国首台半导体级步进式纳米压印光刻系统PL-SR；到2026年6月，PL-AS又完成了从设备突破到工艺替代的进阶。这意味着从研发验证到规模化量产，璞璘已经跑通了一个产品系列。

青岛天仁微纳走的是一条更聚焦的路线。如果仅按出货量来看，天仁微纳在国内压印设备市场的份额相当可观。他们专注于半导体级紫外纳米压印设备，尤其在AR/VR光波导和生物芯片领域积累了大量客户，中国科学院上海光学精密机械研究所等多家科研机构和产业客户都选择了他们的设备。据公开信息显示，天仁微纳拥有年产30台的纳米压印设备产能，设备精度可达5nm以下，单次转印效率提升300%，能耗降低70%以上。

苏大维格的模式则有些不同。它的纳米压印业务是“自产自用”逻辑。苏大维格自己生产激光直写光刻设备，自制微纳结构模具，然后用自家的纳米压印设备在PET薄膜、PC薄膜等基材上形成微纳结构，最终产出AR光波导、防伪光学元件等产品。这种布局的好处在于，设备端和产品端的需求信息可以无缝传导，迭代速度快于纯设备商模式。不过在光波导的量产方面，苏大维格目前相对谨慎，表示相关产品“暂未量产”，这对投资者来说是一个需要持续关注的信号。

除了这三家头部玩家，国内纳米压印生态还在不断延伸。杭州慕德微纳成功开发了针对SiC光波导的纳米压印剥离工艺，西湖大学仇旻实验室在此基础上实现了4英寸晶圆级SiC AR衍射光波导的量产制造。魔飞光电则宣称已将压印周期控制在2分钟以内，良率有望冲击95%。

2026年的6月，纳米压印走到了一个有趣的节点。一边是日本在快速布署1.4nm模板、扩建佳能工厂产能；另一边是国内以璞璘科技为代表的新一代设备商完成了从研发突破到量产替代的转身。赛迪顾问的数据显示，2026年全球纳米压印市场规模有望达到33亿美元，2021至2026年的年复合增长率达17.74%。但这还不是最值得关注的变化。

真正让这届参与者感到兴奋的变化是：在光芯片制造领域，纳米压印的角色正在被悄悄重写。它不再是一个为了绕过光刻而存在的备选方案，而是开始被当作比光刻更具成本优势的首选方案来用。从备胎到首发，角色变了，但考验才刚开始。

而对于整个中国半导体装备产业来说，纳米压印的意义可能不在于它能多快取代EUV。至少在未来可见的时间窗口内，EUV在先进逻辑芯片领域的主导地位都不会被动摇。

真正重要的是，在国内晶圆厂长期受制于光刻机进口的背景下，纳米压印至少提供了一个“做得起、拿得到”的现实选项。这个选项已经交付到了力策科技的产线上，接下来就看它能跑多远了。

本文获《观察者网》授权转载。