《每日经济新闻》报道，据中国科学院科技论文预发布平台ChinaXiv最新公示论文，华为半导体负责人何庭波于7月3日发布《面向多层级电子系统的时间缩微理论》（“韬（τ）定律”）V2版本。

报道指，相较5月25日发布的V1版本，新版论文在原有理论框架基础上，补充了大量工程落地细节、实测量化数据与产品演进路线，进一步完善了以时间常数τ为核心的后摩尔时代缩放理论体系。

在工程落地方面，V2版本深度阐释核心技术LogicFolding的齿比（gearratio）概念，在混合键合间距接近顶层金属布线尺寸时，3D设计空间从传统的“宏块级离散优化”转向“单元级连续优化”，可实现全局最优的垂直逻辑划分，突破了传统3D堆叠仅能按功能块分层的局限。

V2版还新增量产实测数据表，明确给出Kirin2026与基准Kirin9030Pro的电压、频率、归一化功耗、面积与功率密度参数。

｢韬｣光养｢芯｣｜华为的“韬定律”是甚么？　跟摩尔定律有何不同？

据此前报道，在5月25日召开的2026国际电路与系统研讨会上，华为公司董事、半导体业务部总裁何庭波发布“韬（τ）定律”，“韬”取自电路学中象征讯号切换时间常数的希腊字母 τ（Tau）。这是中国在全球半导体领域首次提出或能指导产业发展的新原则。

有别于传统摩尔定律执着于缩小电晶体体积的“几何缩微”，“韬定律”聚焦于“时间缩微”，倡导从电晶体、电路、芯片到系统进行全栈式软硬芯协同设计，并利用突破性的“逻辑折叠”三维立体技术压缩讯号时延。

华为预计，首款采用该技术的新一代芯片将于2026年面世；至203 年，基于“韬定律”的高端芯片，其电晶体密度将有望达到同等1.4纳米先进制程水平。

陆媒“快科技”则分析V2版本的重点有三。其一是将原有零散论述整合为完整内容，新增τ分层时空模型、LogicFolding逻辑折叠架构、键合界面截面、Unified Bus互连架构、Hi-ONE光引擎等核心技术的原理示意图与实物剖面图。

第二则是公开麒麟2026与基准芯片麒麟9030 Pro的电压、工作频率、归一化功耗、芯片面积、功率密度等关键参数，用量产芯片的实际性能表现验证韬定律的实际应用效果。

第三是明确不同应用场景的技术迭代节点，在移动端场景补充了TSV从顶层金属下移至M6层、多有源层堆叠等中长期演进路径，给出可落地的技术规划节奏。