5月25日，华为半导体业务部总裁何庭波在2026国际电路与系统研讨会上正式公布韬 (τ) 定律。这是中国第一次在全球半导体领域提出引领产业发展的新原则。

半个多世纪以来，半导体产业发展主要遵循摩尔定律，即通过不断缩小晶体管尺寸来让单位面积的集成电路容纳更多数量晶体管，以达到提升性能和降低成本的效果。摩尔定律是英特尔创始人之一摩尔提出，长期指导全球半导体产业发展。在中国半导体产业被美国“卡脖子”之前，华为的芯片设计同样遵循摩尔定律。

然而世间的规律往往都有一个适用的范围或边界。摩尔定律在指导全球半导体产业发展半个多世纪后，早已面临边际效用递减、难以为继的困境。简单来说，摩尔定律面临两个难题，一是目前的晶体管尺寸已经逼近原子的物理极限，继续依赖“几何缩微”来缩小晶体管越来越难，二是摩尔定律“更小更便宜”的规律正在被打破，如今因为晶体管已经小到难以再小，制造成本变得越来越高。正是因为物理极限与成本不降反升的约束，海内外早就有不少声音在反思摩尔定律还能走多远，比如，这几年因AI芯片而备受瞩目的黄仁勋多次谈到摩尔定律已经失效。

华为正是在被制裁的困境中探索出一条与摩尔定律不同的路径。何庭波在采访中表示：“除了物理极限，华为受到制裁，比同行更早遇到这堵‘墙’。压力下我忽然意识到，摩尔定律演进的本质并不是缩小晶体管的尺寸，而在于晶体管尺寸缩微带来的收益，更快的开关速度和更短的信号传输距离，集成更多的逻辑功能、以及更好的单位逻辑成本。于是回到原点，寻找另外一条路，改善性能并降低成本。”

华为提出的韬 (τ) 定律是另辟蹊径的突出重围。与依赖“几何缩微”但日益逼近物理极限的摩尔定律不同，韬 (τ) 定律探索的是高效的“时间缩微”，希望以系统性降低时间常数（韬τ）为目标，通过逻辑折叠等创新技术，持续压缩信号传播时延，不断提升晶体管密度，从而实现芯片性能的持续提升。用何庭波的说法是：“‘韬（τ）定律’给出的答案是，不能只看空间，也要看时间。从晶体管、电路、芯片到数据中心，看每一层能不能减少等待、传输、同步和计算的时间。”

华为在过去六年中已经基于韬 (τ) 定律成功设计并量产了 381款芯片，预计今年秋季发布的新一代麒麟芯片将首次完整采用逻辑折叠技术。华为还给出了目标：到2031年，基于韬定律的芯片，晶体管密度能做到等效1.4纳米制程的水平。

相较而言，芯片巨头台积电已经表示在2028年开始量产1.4纳米的芯片。这说明华为基于韬 (τ) 定律预计的芯片性能演进目标仍落后于台积电的先进制程工艺。然而台积电所遵循的摩尔定律已经逼近物理极限，未来的改进空间越来越少，而华为提出的韬 (τ) 定律才刚刚开始，一旦今后的实践证明韬 (τ) 定律行得通，那么中国内地的芯片产业将有希望实现弯道超车。如果再考虑到近年来中国内地在美国“卡脖子”的压力下动用举国之力攻克高端芯片制造工艺，若今后数年成功攻克高端芯片制造难关，与韬 (τ) 定律共同推进，将改写中国芯片产业。

自2018年美国发起贸易战以来，中国社会才深刻认识到自身在芯片产业的重大短板。美国在高端芯片领域对中国“卡脖子”，让中国以坚决态度走上国产替代道路。中国自改革开放以来，伴随着工业化的快速崛起，已经在许多领域实现赶超。以高端芯片为代表的关键核心技术，是近年来中国产业赶超的最主要工作。经过数年的努力，目前中国在高端芯片领域已经处于蓄势待发阶段，如果今后数年既能证明韬 (τ) 定律行得通、又能成功攻克高端芯片制造工艺，将具有重大意义。

然而应该清醒认识到，高端芯片是门槛非常高、技术难度非常大的产业领域，华为提出的韬 (τ) 定律尚待实践持续验证，中国内地的高端芯片制造工艺依旧面临重重难关，中国社会千万不可滋生骄傲自满的情绪，不可陷入“赢麻了”叙事。

华为提出韬 (τ) 定律的背后是华为秉持长期主义、用真金白银投入研发的结果。与华为一样另辟蹊径的DeepSeek，最近在发布新一代大型语言模型V4时引述《荀子》中的一句话：“不诱于誉，不恐于诽，率道而行，端然正己。”这句话对华为、中国内地半导体产业乃至整个国家都十分适用。满招损、谦受益，改革开放以来中国的发展之路表明，只有保持清醒、理性与开放心态，戒急戒躁，不过多在意一时之间的得失，脚踏实地，久久为功，才能在国际竞争中守得云开见月明。